PowerMacintosh側の発表ですが、とうとうG4搭載モデルが発表されました1)。まだDeveloper Noteの発表はありませんが、一足先にそのスペックから内部ブロック図を予想してみました。(Fig.1)
fig.1 PowerMac G4 500のブロック図(予想)
全てのラインナップでBack Side cacheの量が1MByteであること。
PPC7400は内部に2MByteのcacheをコントールすべくTagメモリが2倍に増えています。これを有効に使用するためにはPCI Bridge/Memory Controllerが2Mbyteをサポートしなければならないわけです。このために全く新しいchip setが必要になります。この部分のスペックが1MByteとこれまでと同一である2)と言うことから、これまでのG3用チップセットを流用したと考えました。そこでiBookで登場したUni-North ICの100MHz版が新しいMPX Busで接続されるのではなく、従来の60x busで接続されていると考えます。
ATA-66の採用
PowerMac G3はI/Oコントローラー内部にあるATAインターフェースからBoot IDE Diskに接続するのではなく、独自のATA-33インターフェースチップをPCIバスに用意しています3)。iBookで採用されたKeyLargoは新たにATA-33インターフェースを内蔵したのですが4)、今回採用されたATA-66はさらに倍のバンド幅を持っています。新しいチップが用意されたのではないかと予想します。またPCIバスは現在のPowerMac G3には66MHzのPCIバスを持っているため、途中にPCI-PCIブリッジが用意され、調停回路が挟まっている複雑な構造になっています3)。ここら辺はたぶん簡略化して来るのではないでしょうか。(場合によっては66MHz、32Bitの出力をPCI-PCI Bridgeで33MHz、64bitに変換しているかもしれないですね)
総論
新しいPowerMac G4にはAGP搭載モデルと、66MHzPCI搭載モデルの2つが用意され、450MHzと500MHzの2機種はAGP搭載のマザーボードとなりました1)。しかし、G4単体の性能は同じくロックでは似通ったものでありSPECint95は21.4 @ 450 MHzに対し5)、G3では約20と7%程度しか変わりません。また、現在のアーキテクチャではすぐにマルチプロセッサを作るには無理があり、周辺チップの熟成を待つ必要があると考えます。
しかし、G4単体として考えると1MbyteのCache搭載状態でもTagメモリの量が倍増しているため、より細やかなコントロールが可能となったと記載がありました6)。また、キャッシュのアルゴリズムも改良されL1とL2に同じデータが闇雲に入るのではく、DATAキャッシュに関してはより最適化されたそうです6)。(インストラクションキャッシュはこれまでと同じ)Developer Noteが出てくれば全く違うアーキテクチャかもしれませんが、頭の体操に書いてみました。
最後にIBMの銅配線PowerPC G3 466MHzとMotorola PowerPC G4 400MHzの比較をしてみましょう。
XPC7400RX400PE
|
IBM25EMPPC750EBE466
|
7.86×10.58(83mm2)、0.2μm、6層
|
5.14×7.78(40mm2)、0.2μm、6層
|
5w(平均)/11.5w(最高)
|
5.5w(平均)/6.8w(最高)
|
0〜65度
|
-40〜105度
|
G4にはこの後、より完成度の高いXPC7400RX500LEが出てくるはずです。そうすればコア電圧も現在の2.15Vから1.8Vのレベルまで下がり、最高消費電力も下がると予想されます。また最初は65度が最高保障Die-Junction温度ですが、すぐに105度にアップするでしょう。一部の資料には0.15μmであると書いてありますが、例のごとくMotorolaの「目標」に違い有りません。
|